

## 明細書

## 記憶装置および記憶システム

## 5 技術分野

本発明は、記憶装置に関し、特に、ハードディスクドライブ（HDD）を有する記憶装置および記憶システムに適用して有効な技術に関するものである。

## 背景技術

10 本発明者が検討したところによれば、記憶装置の技術に関しては、以下のような技術が考えられる。

例えば、パーソナルコンピュータなどの記憶装置として、ハードディスクドライブ（HDD）などが用いられている。このハードディスクドライブ（HDD）は、近年では、カーナビゲーションの記憶装置や、HDDレコーダのようにテレ

15 ビ画像の記憶装置などとしても用いられてきている。

## 発明の開示

ところで、前記のような記憶装置の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。

20 例えば、前記のようなハードディスクドライブ（HDD）は、そのピット単価の低減により様々な民生用機器などに搭載されてきている。そして、これらの普及に伴い、ハードディスクドライブ（HDD）には益々品質および信頼性に関する要求が強くなる。しかしながら、ハードディスクドライブ（HDD）は、温度や振動や機械的磨耗など様々な要因で、高い品質および信頼性を確保することが25 困難となっている。

一方、高い品質および信頼性を確保できるストレージ向けのデバイスとして、フラッシュメモリカードや、前記ハードディスクドライブ（HDD）と同一のインターフェース規格を備えるフラッシュメモリドライブ（FMD）といったものが実用化されている。ただし、このフラッシュメモリは、ハードディスクに比べる

とビット単価が高く、大容量化に対してはコスト面で実用的でなくなる。

ところで、ハードディスクドライブ（HDD）に格納される記憶情報は、一般的に、O/Sやアプリケーションなどといったシステム関連の情報と、画像、音声などといったデータ関連の情報とに分離することができる。品質および信頼性を考慮する上で、データ関連の情報は、とりわけ画像や音声などにおいて多少のビット故障などが発生しても、通常、致命的な問題にはならない。一方、システム関連の情報は、ビット故障が少しでも発生すると、全く操作が不能になるような事態が予想され、致命的な問題となり得る。

また、例えば、ハードディスクドライブ（HDD）を用いたカーナビゲーションシステムなどにおいては、ハードディスクドライブ（HDD）内の地図データ等をリアルタイムに読み込む必要があり、高速性が要求される。さらに、近年においては、ハードディスクドライブ（HDD）内にコンパクトディスク（CD）などの音楽データ等を記憶させ、ナビゲーションと音楽データの再生を同時に使うようなことも考えられ、益々ハードディスクドライブ（HDD）に高速性が要求されることになる。

そこで、本発明の目的は、実用的なコストで高い信頼性を確保することができる記憶装置および記憶システムを提供することにある。

また、本発明の他の目的は、実用的なコストで高速性を備えた記憶装置および記憶システムを提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による記憶装置は、ホストとの間でデータの入出力が可能な不揮発性の記憶デバイスであり、前記ホストから見て第1のアドレス空間を備える第1の記憶デバイスと、データの入出力が可能な不揮発性の記憶デバイスであり、前記第1の記憶デバイスよりもデータの故障発生率が低い第2の記憶デバイスと、前記ホストが、前記第1のアドレス空間内のアドレスに対する命令を発生した際、そのアドレスが前記第1のアドレス空間内の予め定義した一部のアドレス空間に

含まれる場合に、前記第2の記憶デバイスに前記命令を実行させる第1のコントロール手段とを有するものである。

この構成によって、前記ホストから入力されたアドレスを判別することで、前記ホストとの間で入出力するデータを、前記第1の記憶デバイスか前記第2の記憶デバイスかに振り分けることができる。

ここで、前記第2の記憶デバイスは、前記第1の記憶デバイスよりも高速動作が可能であるものを用いるとよい。また、前記第2の記憶デバイスに記憶するデータは、例えば、マスタープートレコードやファイル管理テーブルといったファイルの管理に関するデータと、O/Sおよびアプリケーションといったデータとを含むシステム領域のデータにするとよい。これによって、高信頼性と高速性を備えた記憶装置を実現することができる。

また、前記第2の記憶デバイスに記憶するデータは、例えば、ファイルの管理に関するデータのみとすることもできる。この場合、第2の記憶デバイスの記憶容量は128Mバイト以下で十分となり、これによっても、高信頼性と高速性を確保することができる。そして、比較的高価となる第2の記憶デバイスの記憶容量を削減することから、コストの増大を抑えることも可能となる。さらに、前記第1の記憶デバイスは、例えばスロットなどを用いて取り外しが可能な構成にするとよい。これによって、記憶容量の拡張などが容易に可能となる。

また、本発明による記憶装置は、ホストとの間でデータの入出力が可能な不揮発性の記憶デバイスであり、前記ホストから見て第1のアドレス空間を備える第1の記憶デバイスと、データの入出力が可能な不揮発性の記憶デバイスであり、前記第1の記憶デバイスよりもデータの故障発生率が低い第2の記憶デバイスと、前記第1のアドレス空間に対応するデータの中から一部のデータを抽出し、前記第2の記憶デバイスに対して前記抽出した一部のデータを格納する第2のコントロール手段とを有するものである。この構成によって、例えば信頼性が必要とされるデータを前記第2の記憶デバイスに対して格納することができる。

そして、前記抽出される一部のデータは、例えば、システム領域のデータや誤りを検出および訂正するための符号データなどである。これによって、信頼性を向上されることができる。ここで、これまでに説明した前記第1の記憶デバイス

の一例としては、例えばハードディスクドライブ（HDD）が挙げられ、前記第2の記憶デバイスの一例としては、例えばフラッシュメモリドライブ（FMD）のような512byteのセクタ単位2048byteのクラスタ単位でアクセスが可能な不揮発メモリが挙げられる。

5 また、本発明による記憶システムは、ホストと記憶装置とを有するものである。そして、前記ホストは、処理プログラムが格納されるROMと、前記処理プログラムを実行するCPUおよびRAMと、前記ホストと前記記憶装置との間のデータの入出力を制御するコントローラとを含み、前記記憶装置は、不揮発性の記憶デバイスである第1の記憶デバイスと、不揮発性の記憶デバイスであり、前記第10の記憶デバイスよりもデータの故障発生率が低い第2の記憶デバイスと、前記ホストが前記第1の記憶デバイスと前記第2の記憶デバイスを識別するためのドライブ設定端子とを含むものである。そして、この構成において、前記ROMに格納される前記処理プログラムは、連続するアドレスが割り当てられた前記記憶装置のアドレス空間の内、一部のアドレス空間を前記第2の記憶デバイスに割り15当て、それ以外のアドレス空間を前記第1の記憶デバイスに割り当てる機能を備えている。

すなわち、本発明による記憶装置で前述した第1のコントロール手段と同様な機能を、前記ホストの処理プログラムによって実現した構成となっている。したがって、本発明による記憶システムは、前記本発明による記憶装置と同様に高信20頼性および高速性の利点を備え、また、処理プログラムを用いることから、前記第1のコントロール手段を設けるよりも特にコスト面において有効と考えられる。

以上のようなことから、本発明による記憶装置および記憶システムは、高信頼性および高速性を必要とし、物理的な振動などが多い環境で用いられるカーナビゲーションシステムなどに適用して特に有益なものとなる。

25

#### 図面の簡単な説明

図1は、本発明の実施の形態1の記憶装置において、その構成の一例を示す概略図である。

図2は、本発明の実施の形態1の記憶装置において、図1に示す記憶装置にホ

ストを接続した際のシステムの一例を示す構成図である。

図3は、本発明の実施の形態1の記憶装置において、ドライブ選択部で予め定義するアドレス空間を決める際に用いられる、システムのアドレス構成の一例を示す説明図である。

5 図4は、本発明の実施の形態2の記憶装置において、その構成の一例を示す概略図である。

図5は、本発明の実施の形態2の記憶装置において、ハードディスクドライブ(HDD)と不揮発メモリドライブに格納されるデータの関係の一例を示す説明図である。

10 図6は、本発明の実施の形態3の記憶装置において、その構成の一例を示す概略図である。

図7は、本発明の実施の形態3の記憶装置において、ハードディスクドライブ(HDD)と不揮発メモリドライブとの容量の関係を示す説明図である。

15 図8は、本発明の実施の形態4の記憶装置において、その構成の一例を示す概略図である。

図9は、本発明の実施の形態4の記憶装置において、電源監視回路の構成の一例を示す概略図である。

図10は、本発明の実施の形態5の記憶システムにおいて、その構成の一例を示す概略図である。

20 図11は、本発明の実施の形態5の記憶システムにおいて、図10の記憶装置のアドレス空間およびそのアドレス空間に記憶する内容の一例について示す説明図である。

25 図12は、本発明の実施の形態5の記憶システムにおいて、ファイル管理テーブル等を不揮発メモリドライブに記憶させることによる効果の一例を示す説明図であり、(a)は不揮発メモリドライブに記憶させた場合の書き込み時間、(b)はハードディスクドライブに記憶させた場合の書き込み時間を示すものである。

図13は、本発明の実施の形態6の記憶システムにおいて、その構成の一例を示す概略図である。

図14は、本発明の実施の形態7の記憶装置において、その外形の一例を示す

斜視図であり、(a)は正面側から見た場合、(b)は背面側から見た場合を示すものである。

図15は、本発明の実施の形態7の記憶装置において、図14の内部構造の一例を示す断面図である。

5 図16は、本発明の実施の形態8の記憶装置において、図11とは異なるアドレス構成の一例を示す概略図である。

#### 発明を実施するための最良の形態

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

##### (実施の形態1)

図1は、本発明の実施の形態1の記憶装置において、その構成の一例を示す概略図である。また、図2は、本発明の実施の形態1の記憶装置において、図1に示す記憶装置にホストを接続した際のシステムの一例を示す構成図である。

図1に示す記憶装置は、例えば、ドライブ選択部1と、ハードディスクドライブ(HDD) (第1の記憶デバイス)2と、例えばフラッシュメモリドライブ(FMD)などの不揮発メモリドライブ(第2の記憶デバイス)3と、インターフェース(I/F)部4などから構成される。そして、図2では、前記記憶装置のインターフェース部4に、例えばCPU5とATA(ATA Attachment)コントローラ6からなるホストが接続された構成となっている。

前記ハードディスクドライブ(HDD)2は、内部に磁気記憶媒体とそれを制御するコントローラなどを有し、その制御方式は、インターフェース規格であるATA規格に基づいて行われる。前記不揮発メモリドライブ3は、例えば、内部にフラッシュメモリとそれを制御するコントローラなどを有し、その制御方式も、ATA規格に基づいて行われる。前記ATAコントローラ6は、前記CPU5の入出力信号をATA規格に変換し、前記記憶装置に対して入出力を行う。

ここで、この不揮発メモリドライブ3の一例として挙げたフラッシュメモリドライブ(FMD)は、その内部にNANDフラッシュ製品やANDフラッシュ製

品などを含み、512 byteのセクタ単位又は2048 byteのクラスタ単位でのアクセスが可能となっている。このフラッシュメモリドライブ(FMD)は、前記ハードディスクドライブ(HDD)2に比べてデータの故障発生率が低く、高速動作が可能である。そして、この故障発生率の差は、例えばカーナビゲーションのような物理的な衝撃や振動が存在する環境において益々顕著なものとなる。

前記ドライブ選択部(第1のコントロール手段)1は、予め検出を行うアドレス空間が定義されており、前記CPU5から前記ATAコントローラ6を経由して前記ハードディスクドライブ(HDD)2に対する命令を受けた際、その際のアドレス値が前記定義したアドレス空間に含まれているならば、前記ハードディスクドライブ2ではなく、前記不揮発メモリドライブ3に対して前記命令を実行させる機能を有している。

つまり、前記ドライブ選択部1は、例えば、前記ATAコントローラ6から、転送を行うセクタ数と転送の開始アドレス(例えばシリンド番号、セクタ番号等)の情報が入力され、その後ReadまたはWriteコマンドなどが入力される場合を例とすると、前記転送の開始アドレスを認識し、その開始アドレスが前記定義したアドレス空間に含まれているか否かで、前記不揮発メモリドライブ3か前記ハードディスクドライブ(HDD)2のいずれか一方にReadまたはWrite動作などを行わせる機能を備えている。

なお、前記ドライブ選択部1で定義するアドレス空間は、ユーザが使用するシステムのアドレス構成に応じて決められる。その定義手段は、回路等で固定的なものにしたり、レジスタによる設定やスイッチ等で可変的なものにしてもよい。ここで、ユーザが使用するシステムのアドレス構成が図3であった場合を例として、前記定義するアドレス空間の一例を説明する。

図3は、本発明の実施の形態1の記憶装置において、ドライブ選択部で予め定義するアドレス空間を決める際に用いられる、システムのアドレス構成の一例を示す説明図である。図3では、例えば、ホストがハードディスクドライブ(HDD)2に対して割り当てたアドレス空間(第1のアドレス空間)の一例を示し、そのアドレス空間内において最下位アドレス0hより上位に向かって、システム

領域、データ領域が割り当てられている。

前記システム領域は、マスターブートレコード（MBR）、パーティションブートレコード（PBR）、ファイル管理テーブル（FAT1, 2）およびディレクトリ情報（DIR）などといった、ファイルの管理に関するデータと、パーティション（1）内のオペレーティングシステム（O/S）およびアプリケーションなどといったデータを含んでいる。前記データ領域は、パーティション（2）内の映像、音声といったデータを含んでいる。そして、システム領域とデータ領域を区切るアドレス値が「×××× h」となっている。

このような場合において、通常、前記システム領域は、ビット故障でも許容できない領域であり、前記データ領域は、多少のビット故障は許容できる領域である。したがって、前記「×××× h」の値を前記ドライブ選択部1に定義する。そして、前記ドライブ選択部1は、前記ATAコントローラ6から入力されたアドレス値が「0 h～×××× h」の空間に含まれている場合は、前記不揮発メモリドライブ3を動作させ、そうでない場合は、前記ハードディスクドライブ（HDD）2を動作させる。

すると、ホストからは、通常通りにハードディスクドライブ（HDD）2にアクセスするが、記憶装置によってシステム領域のアドレス空間を自動で不揮発メモリドライブ3に割り当てることができる。これによって、データの信頼性やユーザのシステム全体としての信頼性などを向上させることが可能になる。

また、一般的に、前記システム領域のファイル容量は、前記データ領域に比べると小さい容量で済む。したがって、前記不揮発メモリドライブ3には、例えば、数百メガバイト程度の容量を備えればよい。これによって、コストの増加を抑えすることもできる。

以上のように、本発明の実施の形態1の記憶装置によれば、実用的なコストで高い信頼性を確保することが可能な記憶装置を実現できる。

#### （実施の形態2）

図4は、本発明の実施の形態2の記憶装置において、その構成の一例を示す概略図である。図4に示す記憶装置は、例えば、バックアップ制御部7と、ハードディスクドライブ（HDD）2と、例えばフラッシュメモリドライブ（FMD）

などの不揮発メモリドライブ3と、インターフェース部4などから構成される。

前記バックアップ制御部7以外の構成は、前記図1と同様であるため説明は省略する。前記バックアップ制御部（第2のコントロール手段）7は、入力信号である回避信号を有し、前記回避信号が入力された場合に、前記ハードディスクドライブ（HDD）2内的一部のデータを抽出し、その抽出したデータを不揮発メモリドライブ3に対して転送する機能を有している。また、逆に、不揮発メモリドライブ3に格納されたデータを、ハードディスクドライブ（HDD）2に転送する機能も有している。なお、この際に転送されるデータは、前述したシステム領域のデータとする。

つまり、ハードディスクドライブ（HDD）2と、不揮発メモリドライブ3にそれぞれ格納されるデータの関係は、例えば、図5のようになる。図5は、本発明の実施の形態2の記憶装置において、ハードディスクドライブ（HDD）と不揮発メモリドライブに格納されるデータの関係の一例を示す説明図である。図5に示すように、システム領域は、ハードディスクドライブ（HDD）2と不揮発メモリドライブ3に二重に格納され、データ領域は、ハードディスクドライブ（HDD）2のみに格納されることになる。

また、前記回避信号は、例えば前記図2で示したホストなどにより、必要に応じて入力される。例えば、ホストは、1回／1日またはシステムの電源をOFFする際などで前記回避信号を発生する。これらの機能によって、例えば、ハードディスクドライブ（HDD）2内におけるシステム領域内のデータに故障が発生した際などで、前記不揮発メモリドライブ3を参照し、ハードディスクドライブ（HDD）2のシステム領域内のデータを復元することなどが可能になる。また、前記実施の形態1での説明と同様、システム領域内のデータとすることで不揮発メモリドライブ3のコストを抑えることもできる。

以上のように、本発明の実施の形態2の記憶装置によれば、実用的なコストで高い信頼性を確保することが可能な記憶装置を実現できる。

（実施の形態3）

図6は、本発明の実施の形態3の記憶装置において、その構成の一例を示す概略図である。図6に示す記憶装置は、例えば、符号データ検出部8と、ハードデ

ィスクドライブ（HDD）2と、例えばフラッシュメモリドライブ（FMD）などの不揮発メモリドライブ3と、インターフェース部4などから構成される。

前記符号データ検出部8以外の構成は、前記図1と同様であるため説明は省略する。前記符号データ検出部（第2のコントロール手段）8は、例えば、前記図2に示したようにインターフェース部4にホストが接続され、このホストより、ハードディスクドライブ（HDD）2に対してECC（Error Correcting Code）などの誤り検出および訂正符号を含むデータが入力された場合、この符号データの部分だけを抽出し、そのデータを前記不揮発メモリドライブ3に対して格納する機能を備えている。

また、前記ホストよりハードディスクドライブ（HDD）2に対して、データ出力命令があった際に、前記符号データ検出部は、前記ハードディスクドライブ（HDD）2のデータと、前記不揮発メモリドライブ3に格納されている、そのデータに対応した符号データとを前記ホストに対して出力する。これらの機能によって、ハードディスクドライブ（HDD）2内の全アドレス空間（第1のアドレス空間）に対応するデータに対し、そのデータの信頼性を向上させることができる。

なお、前記ハードディスクドライブ（HDD）2の容量と前記不揮発メモリドライブ3の容量では、図7に示すように、不揮発メモリドライブ3の容量の方を十分に小さくすることが可能になる。図7は、本発明の実施の形態3の記憶装置において、ハードディスクドライブ（HDD）と不揮発メモリドライブとの容量の関係を示す説明図である。図7において、例えば、ハードディスクドライブ（HDD）2の容量を10Gバイトとし、不揮発メモリドライブ3にECCデータを格納する場合、不揮発メモリドライブ3の容量は156Mバイト程度で足りる。したがって、不揮発メモリドライブ3のコストを抑えることも可能になる。

以上のように、本発明の実施の形態3の記憶装置によれば、実用的なコストで高い信頼性を確保することが可能な記憶装置を実現できる。

（実施の形態4）

図8は、本発明の実施の形態4の記憶装置において、その構成の一例を示す概略図である。図8に示す記憶装置は、例えば、電源監視部9と、ファイル管理情

報検出部10と、ハードディスクドライブ（HDD）2と、例えばフラッシュメモリドライブ（FMD）などの不揮発メモリドライブ3と、インターフェース部4などから構成される。

前記電源監視部9とファイル管理情報検出部10以外の構成は、前記図1と同

5 様であるため説明は省略する。前記電源監視部9は、例えば、内部にコンパレータやコンデンサおよび昇圧回路などを搭載し、停電などの急な電源遮断が発生した際に、図9のような電源監視回路により電源を切り離し検出信号を出力し、なおかつコンデンサに蓄えられた電荷によって、一定時間電源電圧を持続させる機能を有している。

10 前記ファイル管理情報検出部10（第2のコントロール手段）は、例えば、前記インターフェース部4に接続されたホストから入力されたファイル管理情報（例えば、図3でのFAT1, 2、DIRなど）を検出し、その情報を一時的に保持する機能を有する。さらに、前記ファイル管理情報検出部10は、前記電源監視部9から検出信号を受けた際に、前記一定時間持続される電源電圧を利用して、  
15 前記一時的な保持されている情報を不揮発メモリドライブ3に格納する機能などを有している。

20 ハードディスクドライブ（HDD）2では、前記ファイル管理情報の書き込み時などで、急な電源遮断などが生じた際、そのファイル管理情報が破損する場合が十分に有り得る。そうすると、前記ハードディスクドライブ（HDD）2に対する操作が全く不能となり、システム障害などを引き起こす可能性が考えられる。そこで、急な電源遮断の際にも、ファイル管理情報を不揮発メモリドライブ3において確実に保つことで、このようなシステム障害をある程度回避することができる。すなわち、システムの信頼性を向上させることができる。

#### （実施の形態5）

25 図10は、本発明の実施の形態5の記憶システムにおいて、その構成の一例を示す概略図である。図10に示す記憶システムは、例えば図1および図2で示した記憶装置に対し、そのドライブ選択部1と同様な機能をホスト側で備え、また、記憶装置内にドライブ設定端子を追加した構成となっている。

すなわち、図10に示す記憶システムは、ホスト50と記憶装置51から構成

され、ホスト 50 は、例えば、CPU 5 と、SDRAM 等の RAM 50a と、ATA コントローラ 6 と、バス 50b と、前記ドライブ選択部 1 と同様な機能を備えたプログラム（アドレス管理プログラム）が格納された ROM 50c などを有し、記憶装置 51 は、例えば、ハードディスクドライブ（HDD）2 と、フラッシュメモリドライブ（FMD）などの不揮発メモリドライブ 3 と、インターフェース（I/F）部 4 と、ドライブ設定端子 51a などを有している。なお、ROM 50c は、例えば NOR 型のフラッシュメモリなどであり、CPU 5 との間でバイト単位やワード単位などのアクセスを行うことができる。

前記ドライブ設定端子 51a は、ホスト 50 が各ドライブをそれぞれ認識できるようにハードディスクドライブ（HDD）2 と不揮発メモリドライブ 3 のいずれか一方をマスタに、他方をスレーブに設定する端子である。前記アドレス管理プログラムは、例えばデバイスドライバなどで実現され、連続するアドレスが割り当てられた前記記憶装置 51 のアドレス空間の内、ある一定のアドレス値以下の空間といった一部のアドレス空間を不揮発メモリドライブ 3 に割り当て、それ以外の前記ある一定のアドレス値を超える空間となる他の一部のアドレス空間をハードディスクドライブ（HDD）2 に割り当てるような機能を有している。また、アドレス管理プログラムは、これらの割り当てたアドレス空間と、不揮発メモリドライブ 3 およびハードディスクドライブ（HDD）2 のそれぞれの物理アドレスとの対応を認識し、記憶装置 51 への命令発信の際には、I/F 部 4 に対して物理アドレスが入力されるように機能する。

ところで、前記不揮発メモリドライブ 3 に記憶する内容は、前記図 3 で説明したようにシステム領域のものとなるが、その中でも、特に図 11 に示すようにファイル管理テーブル（FAT1, 2）およびディレクトリ情報（DIR）を記憶することで高速化を実現することができる。なお、この効果は、前述した実施の形態 1 の記憶装置などにおいても同様となる。以下に、この説明を行う。

図 11 は、本発明の実施の形態 5 の記憶システムにおいて、図 10 の記憶装置のアドレス空間およびそのアドレス空間に記憶する内容の一例について示す説明図である。図 11においては、連続するアドレス空間の中で、「0h」～「nh」までがフラッシュメモリドライブ（FMD）に割り当てられ、「n+1h」～「m

h」までがハードディスクドライブ (HDD) 2 に割り当てられている。そして、フラッシュメモリドライブ (FMD) には、ファイル管理テーブル (FAT1, 2) およびディレクトリ情報 (DIR) が記憶されている。

このファイル管理テーブル (FAT1, 2) には、例えば、フラッシュメモリドライブ (FMD) やハードディスクドライブ (HDD) 2 の最小記憶単位となるセクタと、O/S などの最小管理単位となり複数のセクタからなるクラスタとの関係などが記憶されている。また、ディレクトリ情報 (DIR) には、例えば、ファイル名、拡張子、サイズ、更新日時、先頭クラスタ番号等の情報が記録されている。したがって、O/S などが記憶装置 5 1 に対してデータの読み出し／書き込みを行う際には、このファイル管理テーブル (FAT1, 2) およびディレクトリ情報 (DIR) が逐次参照される。

ところが、このファイル管理テーブル (FAT1, 2) などがハードディスクドライブ (HDD) 2 に記憶されている場合は、そのシーク時間やサーチ時間によって、動作速度が低下してしまう。そこで、このファイル管理テーブル (FAT1, 2) などをフラッシュメモリドライブ (FMD) に記憶させると、このような問題を解決することができ、図 12 に示すように高速化を図ることが可能になる。

図 12 は、本発明の実施の形態 5 の記憶システムにおいて、ファイル管理テーブル等を不揮発メモリドライブに記憶させることによる効果の一例を示す説明図であり、(a) は不揮発メモリドライブに記憶させた場合の書き込み時間、(b) はハードディスクドライブに記憶させた場合の書き込み時間を示すものである。図 12 (a) (b) においては、RAM 50 a からハードディスクドライブ (HDD) 2 に対して、133M バイト／秒の U1 tra-DMA (Direct Memory Access) 転送を用いて 100k バイトのデータ書き込みが行われており、その書き込み前後において CPU 5 とハードディスクドライブ (HDD) 2 間で PIO (Program I/O) 転送が発生している。

図 12 (b) においては、ファイル管理テーブル (FAT1, 2) およびディレクトリ情報 (DIR) がハードディスクドライブ (HDD) 2 にあり、これらの情報の PIO 転送にそれぞれ 10ms 程度の時間を要している。これによって、

100 kバイトの書き込み時間は71.1 ms程度となる。一方、図12(a)においては、ファイル管理テーブル(FAT1,2)およびディレクトリ情報(DIR)がフラッシュメモリドライブ(FMD)にあり、これらの情報のPIO転送がそれぞれ0.01 ms~0.2 ms程度で済んでいる。これによって、10 5 100 kバイトの書き込み時間は17.8 ms程度となり、図12(b)に比べて4倍程度の高速化を実現している。

なお、読み出し時においても同様の効果が得られると考えられ、3~4倍程度の高速化が見込める。また、電源投入/遮断時には、ハードディスクドライブ(HDD)2へのアクセスが特に集中するため、高速化の効果がより顕著なものとなり、O/Sの起動時間などを大幅に短縮することができる。

このように、不揮発メモリドライブ3に、ファイル管理テーブル(FAT1,2)およびディレクトリ情報(DIR)を記憶させることで高速化が実現できる。さらに、これらに加えて図3のマスターブートレコード(MBR)やパーティションブートレコード(PBR)などを記憶させることで高い信頼性を得ることもできる。そして、ファイル管理テーブル(FAT1,2)およびディレクトリ情報(DIR)、ならびにマスターブートレコード(MBR)やパーティションブートレコード(PBR)といったファイルの管理に関するデータの容量は、128 Mバイト以下で十分と考えられる。したがって、不揮発メモリドライブ3にO/Sやアプリケーションを含めず、このファイルの管理に関するデータのみを記憶させた場合においても、高信頼性および高速化を実現することができ、また、容量が少なくてよいためコストの増加を抑えることができる。

また、図10の記憶システムは、図2で示したような図1の記憶装置を備えた構成に比べて、図1のドライブ選択部1のようなハードウェアを必要としないことから、特にコスト面において実現が容易と言える。

## 25 (実施の形態6)

図13は、本発明の実施の形態6の記憶システムにおいて、その構成の一例を示す概略図である。図13に示す記憶システムは、図10の記憶システムに対して、記憶装置51上に不揮発メモリドライブ3を設けずに、ホスト50上にAND、NAND型のフラッシュメモリといったセクタ単位のアクセスが可能な不揮

発メモリデバイス 50 d を設けた例である。また、図 13 の記憶システムは、図 10 のドライブ設定端子 51 a は特に必要ではないため備えていない。

この図 13 の構成によると、実施の形態 5 で説明したように、不揮発メモリドライブ 3 にファイルの管理に関するデータのみを記憶させるような場合において 5 特に有効な構成となる。すなわち、必要な記憶容量が少なくてよいため、フラッシュメモリドライブ (FMD) のようなものを用いなくても、ホスト 50 上への不揮発メモリデバイス 51 a の実装で済うことができる。これによって、省スペース化が可能になり、また、記憶装置 51 として一般的に広く使用されているもの用いることができる。

#### 10 (実施の形態 7)

図 14 は、本発明の実施の形態 7 の記憶装置において、その外形の一例を示す斜視図であり、(a) は正面側から見た場合、(b) は背面側から見た場合を示すものである。図 15 は、本発明の実施の形態 7 の記憶装置において、図 14 の内部構造の一例を示す断面図である。図 14 および図 15 に示す記憶装置は、例 15 えば図 10 に示した記憶装置 51 の部分である。その大きさは、例えば 100 m m × 70 mm × 9.5 mm 程度で、一般的に知られている 2.5 インチサイズのハードディスクドライブの大きさとほぼ同一である。したがって、一般的に広く使用されている記憶システム内の記憶装置の設置スペースに、図 14 の記憶装置を適合させることができる。

20 そして、その外形の正面側には、図 14 (a) に示すようにハードディスクドライブ (HDD) 2 挿入用のスロット 14 a を有し、その背面側には、I/F 部 4 として例えば IDE (I n t e g r a t e d D r i v e E l e c t r o n i c s) インタフェース用のコネクタを有している。また、この内部構造は、図 15 に示すように、例えば、基板 15 a を挟んだ上部にフラッシュメモリドライブ (FMD) が設けられ、下部に 2.5 インチサイズのハードディスクドライブ (HDD) 2 が設けられている。

また、ハードディスクドライブ (HDD) 2 やフラッシュメモリドライブ (FMD) の配線は、基板 15 a を介して I/F 部 4 に接続される。なお、ここでは、図 10 に示した記憶装置 51 を例としているが、これまでの実施の形態で述べた

他の記憶装置に関しても同様な構成で実現できる。例えば図1の記憶装置においては、この基板15a上に、ドライブ選択部1を実装すればよい。

このハードディスクドライブ(HDD)2は、スロット14aより取り外しが可能となっている。これによって、例えば、記憶容量の拡張などが必要となった場合には、ハードディスクドライブ(HDD)2を取り替えればよい。また、組み込み機器などにおいて、CD-ROM等の外部入力が存在しない場合にも、ハードディスクドライブ(HDD)2を取り外すことで、容易にアプリケーションの追加やバージョンアップなどが可能になる。さらに、図14の記憶装置は、記録メディアを交換可能なリムーバブルストレージとして使用することもできる。

この際に、取り外した記憶メディアは、ファイル管理テーブル(FAT1, 2)等のファイルの管理に関するデータが含まれていないため、その内容を解読することは容易でなく、機密性を備えている。

なお、図14および図15において、フラッシュメモリドライブ(FMD)は、機密性の保持や、抜き差しを繰り返すことによる故障の可能性などの面から取り外しができない構成としているが、このようなことが特に問題とならないのであれば、このフラッシュメモリドライブ(FMD)に対してもスロットを設けた構成としてもよい。

#### (実施の形態8)

図16は、本発明の実施の形態8の記憶装置において、図11とは異なるアドレス構成の一例を示す概略図である。図16においては、フラッシュメモリドライブ(FMD)のアドレス空間と、ハードディスクドライブ(HDD)2のアドレス空間と、図1で示したドライブ選択部1が示されている。そして、ハードディスクドライブ(HDD)2内の、例えばファイルの管理に関するデータ(MBR、FAT1, 2、DIRなど)がフラッシュメモリドライブ(FMD)に記憶されている。

このようなアドレス空間は、例えば次のようにして作成される。まず、ハードディスクドライブ(HDD)2に対してフォーマットを行い、ハードディスクドライブ(HDD)2内にファイルの管理に関するデータの領域を作成する。その後、例えば組み込み機器用途などでは、ハードディスクドライブ(HDD)2内

にアプリケーション等インストールする。次いで、そのファイルの管理に関するデータの領域を、フラッシュメモリドライブ（FMD）にコピーする。そして、ハードディスクドライブ（HDD）2内のファイルの管理に関するデータの領域を消去する。

5 ここで、このようにして作成されたアドレス空間に対し、ホストからハードディスクドライブ（HDD）2に対してある物理アドレスに対する命令が入力された場合を想定する。この場合、ドライブ選択部1は、そのアドレス空間が「0 h」～「n h」内であれば、FMD部に対してその物理アドレスと命令を伝達し、そのアドレス空間が「n+1 h」～「m h」内であれば、HDD部に対してその物理アドレスと命令を伝達する。

10 このような構成によっても、これまでの説明から判るように高信頼性と高速化を実現することができる。そして、この場合、HDDの物理アドレスをそのまま用いることができるため、ドライブ選択部1の機能構成が容易となる。なお、このドライブ選択部1の機能は、図10の場合と同様に、アドレス管理プログラムによって実現することもできる。

15 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

20 例えば、本発明の実施の形態1などの説明においては、信頼性が要求されるデータとしてシステム領域のデータを例としたが、ドライブ選択部1で検出するアドレス空間を任意で選択できるようにし、ユーザの必要性に応じて極めて重要なデータなどを不揮発メモリドライブ3に格納できるようにしてもよい。

25 また、例えば、これまでの説明においては、IDEを含むATAのインターフェースを用いたが、SCSIインターフェースなどにも同様に適用可能である。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

(1) ホストからハードディスクドライブ（HDD）に対してアクセスされるデータの内、システム領域のデータまたはファイルの管理に関するデータを自動で不揮発メモリドライブに格納することが可能な記憶装置および記憶システム

を実現できる。

(2) ホストからハードディスクドライブ (HDD) に対してアクセスされるデータの内、ECCのデータを自動で不揮発メモリドライブに格納することができる記憶装置を実現できる。

5 (3) 前記(1)により、実用的なコストで高速性を備えた記憶装置および記憶システムを実現できる。

(4) 前記(1)～(2)により、実用的なコストで高い信頼性を備えた記憶装置および記憶システムを実現できる。

## 10 産業上の利用可能性

本発明の記憶装置および記憶システムは、ハードディスクを用いたカーナビゲーションシステムや録画および録音システムなどの組み込み機器に適用して有益であり、さらにこれらに限らずパーソナルコンピュータを代表とするハードディスクを含んだシステム全般に対して広く適用可能である。

## 請求の範囲

1. ホストとの間でデータの入出力が可能な不揮発性の記憶デバイスであり、前記ホストから見て第1のアドレス空間を備える第1の記憶デバイスと、  
5 データの入出力が可能な不揮発性の記憶デバイスであり、前記第1の記憶デバイスよりもデータの故障発生率が低い第2の記憶デバイスと、  
前記ホストが、前記第1のアドレス空間内のアドレスに対する命令を発生した際、そのアドレスが前記第1のアドレス空間内の予め定義した一部のアドレス空間に含まれる場合に、前記第2の記憶デバイスに前記命令を実行させるコントロール手段とを有することを特徴とする記憶装置。
2. 請求項1記載の記憶装置において、  
前記第2の記憶デバイスは、前記第1の記憶デバイスよりも高速動作が可能であることを特徴とする記憶装置。
3. 請求項1または2記載の記憶装置において、  
15 前記第2の記憶デバイスに記憶するデータは、システム領域のデータであることを特徴とする記憶装置。
4. 請求項1または2記載の記憶装置において、  
前記第2の記憶デバイスは、128Mバイト以下の容量であることを特徴とする記憶装置。
- 20 5. 請求項1または2記載の記憶装置において、  
前記第1の記憶デバイスおよび前記第2の記憶デバイスは、スロットを有する1つの筐体内に設けられ、  
前記第1の記憶デバイスは、前記スロットより取り外しが可能であることを特徴とする記憶装置。
- 25 6. 請求項1または2記載の記憶装置において、  
前記第1の記憶デバイスは、ハードディスクドライブ(HDD)であり、  
前記第2の記憶デバイスは、不揮発メモリであることを特徴とする記憶装置。
7. 請求項1または2記載の記憶装置において、  
前記記憶装置は、カーナビゲーションシステムの記憶媒体として用いられるこ

とを特徴とする記憶装置。

8. 請求項 1 または 2 記載の記憶装置において、

前記第 1 の記憶デバイスに全体のシステムを記憶し、一部のアドレス空間のデータを第 2 の記憶デバイスに書き写し、その後第 1 の記憶デバイス中の当該アドレス空間のデータを消去する記憶装置。

9. 請求項 1 または 2 記載の記憶装置において、

前記第 2 の記憶デバイスは、512 byte/2048 byte のようなセクタ/クラスタ単位でアクセスされることを特徴とする記憶装置。

10. ホストとの間でデータの入出力が可能な不揮発性の記憶デバイスであり、

10 前記ホストから見て第 1 のアドレス空間を備える第 1 の記憶デバイスと、

データの入出力が可能な不揮発性の記憶デバイスであり、前記第 1 の記憶デバイスよりもデータの故障発生率が低い第 2 の記憶デバイスと、

前記第 1 のアドレス空間に対応するデータの中から一部のデータを抽出し、前記第 2 の記憶デバイスに対して前記抽出した一部のデータを格納するコントロ

15 ル手段とを有することを特徴とする記憶装置。

11. 請求項 10 記載の記憶装置において、

前記抽出した一部のデータは、システム領域のデータであることを特徴とする記憶装置。

12. 請求項 10 記載の記憶装置において、

20 前記抽出した一部のデータは、誤りを検出および訂正するための符号データであることを特徴とする記憶装置。

13. 請求項 10 記載の記憶装置において、

電源もしくはホストより発せられた信号をもとに、電源を切り離し、内部の蓄積電荷によって記憶動作が完成することを特徴とする記憶装置。

25 14. 請求項 10 記載の記憶装置において、

前記第 1 の記憶デバイスは、ハードディスクドライブ (HDD) であり、

前記第 2 の記憶デバイスは、不揮発メモリであることを特徴とする記憶装置。

15. ホストと記憶装置とを有する記憶システムであって、

前記ホストは、

処理プログラムを実行するCPUおよびRAMと、  
前記ホストと前記記憶装置との間のデータの入出力を制御するコントローラと  
を含み、

前記記憶装置は、

5 不揮発性の記憶デバイスである第1の記憶デバイスと、  
不揮発性の記憶デバイスであり、前記第1の記憶デバイスよりもデータの故障  
発生率が低い第2の記憶デバイスと、  
前記ホストが前記第1の記憶デバイスと前記第2の記憶デバイスを識別するた  
めのドライブ設定端子とを含み、

10 前記処理プログラムは、連続するアドレスが割り当てられた前記記憶装置のア  
ドレス空間の内、一部のアドレス空間を前記第2の記憶デバイスに割り当て、そ  
れ以外のアドレス空間を前記第1の記憶デバイスに割り当てる機能を備えている  
ことを特徴とする記憶システム。

16. 請求項15記載の記憶システムにおいて、

15 前記第2の記憶デバイスは、前記第1の記憶デバイスよりも高速動作が可能で  
あることを特徴とする記憶システム。

17. 請求項15または16記載の記憶システムにおいて、

前記第2の記憶デバイスは、128Mバイト以下の容量であることを特徴とす  
る記憶システム。

20 18. 請求項15または16記載の記憶システムにおいて、

前記第1の記憶デバイスおよび前記第2の記憶デバイスは、スロットを有する  
1つの筐体内に設けられ、

前記第1の記憶デバイスは、前記スロットより取り外しが可能であることを特  
徴とする記憶システム。

25 19. 請求項15または16記載の記憶システムにおいて、

前記第1の記憶デバイスは、ハードディスクドライブ(HDD)であり、

前記第2の記憶デバイスは、不揮発メモリであることを特徴とする記憶シス  
テム。

20. 請求項15または16記載の記憶システムは、カーナビゲーションシス

ムであることを特徴とする記憶システム。

21. 請求項15または16記載の記憶システムにおいて、

前記第1の記憶デバイスに全体のシステムを記憶し、一部のアドレス空間のデータを第2の記憶デバイスに書き写し、その後第1の記憶デバイス中の当該アドレス空間のデータを消去する記憶システム。

22. 請求項15または16記載の記憶システムにおいて、

前記第2の記憶デバイスは、512byte/2048byteのようなセクタ/クラスタ単位でアクセスされることを特徴とする記憶システム。

23. ホストと記憶装置とを有する記憶システムであって、

10 前記記憶装置は、不揮発性の記憶デバイスである第1の記憶デバイスを含み、前記ホストは、

処理プログラムが格納されるROMと、

前記処理プログラムを実行するCPUおよびRAMと、

前記ホストと前記記憶装置との間のデータの入出力を制御するコントローラと、

15 前記第1の記憶デバイスよりもデータの故障発生率が低く、前記第1の記憶デバイスに対するファイルの管理に関するデータが格納される不揮発メモリデバイスとを含み、

前記ROMに格納される前記処理プログラムは、前記第1の記憶デバイスにアクセスを行う際に、前記不揮発メモリデバイスに格納された前記ファイルの管理に関するデータを参照する機能を備えていることを特徴とする記憶システム。

24. 請求項23記載の記憶システムにおいて、

前記不揮発メモリデバイスは、前記第1の記憶デバイスよりも高速動作が可能であることを特徴とする記憶システム。


25. 請求項23または24記載の記憶システムは、カーナビゲーションシステ

25 ムであることを特徴とする記憶システム。

26. 請求項23または24記載の記憶システムにおいて、

前記第1の記憶デバイスに全体のシステムを記憶し、一部のアドレス空間のデータを不揮発メモリデバイスに書き写し、その後第1の記憶デバイス中の当該アドレス空間のデータを消去する記憶システム。

1



2




図 3




図 4




図 5




図 6




図 7




図 8





図 9






図 11





図 12

( a )



( b )




図 13





図 14

( a )



( b )




図 15





図 16



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/009876

## A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl<sup>7</sup> G06F3/06, G06F12/16, G06F12/08

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl<sup>7</sup> G06F1/00, 3/06-08, G06F12/16, G06F12/08, G11B20/00-18,  
G01C21/00-25/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004  
Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 10-063551 A (Nihon Denki Office System Kabushiki Kaisha), 06 March, 1998 (06.03.98), Full text; Figs. 1 to 3, 6, 9 (Family: none)	1-4, 6, 8-11, 14-17, 19, 21-24, 26 5, 7, 12, 13, 18, 20, 25
Y	JP 6-149480 A (Fujitsu Ltd.), 27 May, 1994 (27.05.94), Par. No. [0016]; Figs. 3 to 4 (Family: none)	5, 18
Y	JP 2001-165682 A (Equos Research Co., Ltd.), 22 June, 2001 (22.06.01), Par. Nos. [0002] to [0030]; Fig. 1 (Family: none)	7, 20, 25

 Further documents are listed in the continuation of Box C. See patent family annex.

## \* Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier application or patent but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search  
07 September, 2004 (07.09.04)Date of mailing of the international search report  
28 September, 2004 (28.09.04)Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

Form PCT/ISA/210 (second sheet) (January 2004)

Best Available Copy

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/009876

## C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 4-351764 A (NEC Engineering Kabushiki Kaisha), 07 December, 1992 (07.12.92), Par. Nos. [0008] to [0018]; Fig. 1 (Family: none)	10,12,14
Y	JP 6-282380 A (Toshiba Corp.), 07 October, 1994 (07.10.94), Par. Nos. [0010] to [0020]; Figs. 1 to 5 (Family: none)	13

Claim 13 describes that "the power supply is disconnected according to the signal issued from the power source or the host". However, as is described on page 11 of Description, what is disclosed in the meaning of PCT Article 5 is a storage device in which a power source monitoring section outputs a power supply disconnection detection signal and stores the information temporarily held in the file management information detection section in the non-volatile memory drive by using the power voltage maintained for a predetermined time by an internal capacitor. The description of claim 13 is not supported by the Description within the meaning of PCT Article 6.

Consequently, claim 13 has been interpreted as a range supported and disclosed by the Description. That is, claim 13 has been interpreted as is described specifically in the Description: "when power disconnection is caused, the power supply monitoring circuit outputs a power supply disconnection detection signal."

Best Available Copy

## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. C17 G06F 3/06, G06F 12/16, G06F 12/08

## B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. C17 G06F 1/00, 3/06-08, G06F 12/16, G06F 12/08  
G11B 20/00-18,  
G01C 21/00-25/00

## 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年

日本国公開実用新案公報 1971-2004年

日本国登録実用新案公報 1994-2004年

日本国実用新案登録公報 1996-2004年

## 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 10-063551 A (日本電気オフィスシステム株式会社) 1998. 03. 06, 全文, 【図1】-【図3】、【図6】、【図9】 (ファミリーなし)	1-4, 6, 8-11, 14-17, 19, 21-24, 26
Y		5, 7, 12, 13, 18, 20, 25
Y	JP 6-149480 A (富士通株式会社) 1994. 05. 27, 【0016】、【図3】-【図4】 (ファミリーなし)	5, 18

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリ

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&amp;」同一パテントファミリー文献

国際調査を完了した日

07. 09. 2004

国際調査報告の発送日

28. 9. 2004

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

奥村 元宏

5 E 9857

電話番号 03-3581-1101 内線 3520

C (続き) 関連すると認められる文献		関連する 請求の範囲の番号
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	
Y	JP 2001-165682 A (株式会社エクオス・リサーチ) 2001. 06. 22, 【0002】 - 【0030】 , 【図1】 (ファミリーなし)	7, 20, 25
X	JP 4-351764 A (日本電気エンジニアリング株式会社) 1992. 12. 07, 【0008】 - 【0018】 , 【図1】 (ファミリーなし)	10, 12, 14
Y	JP 6-282380 A (株式会社東芝) 1994. 10. 07, 【0010】 - 【0020】 , 【図1】 - 【図5】 (ファミリーなし)	13

請求の範囲13は、「電源もしくはホストより発せられた信号をもとに、電源を切り離し」と記載されているが、PCT第5条の意味において開示されているのは、明細書11ページに記載されているように、電源監視部が電源切り離し検出信号を出力し、ファイル管理情報検出部に一時的に保持された情報を、内部コンデンサにより一定時間持続される電源電圧を利用して、不揮発メモリドライブに格納する処理を行うことが出来る記憶措置のみであり、PCT第6条の意味での裏付けを欠いている。

よって、調査は、明細書に裏付けられ、開示されている範囲、すなわち、明細書に具体的に記載されている「電源遮断が発生した際に、電源監視回路により電源切り離し検出信号を出力し、」という処理であると解釈して、行った。